北京市集成电路设计大赛_汉明码编解码系统.zip

时间：2024-04-29 10:18:08
【文件属性】：

文件名称：北京市集成电路设计大赛_汉明码编解码系统.zip

文件大小：9.28MB

文件格式：ZIP

更新时间：2024-04-29 10:18:08

verilog FPGA

北京市集成电路设计大赛_汉明码编解码系统_题目+源码+时序图设计

立即下载

网友评论

  • 测试文件都莫得，怎么收费的
  • 时钟电路呢，怎么用qartus编译会出错 #运行出错

相关文章