异步FIFO设计思路指导

【文件属性】：

文件名称：异步FIFO设计思路指导

文件大小：122KB

文件格式：ZIP

更新时间：2022-03-12 06:55:36

FIFO

在大规模ASIC或FPGA设计中，多时钟系统往往是不可避免的，这样就产生了不同时钟域数据传输的问题，其中一个比较好的解决方案就是使用异步FIFO来作不同时钟域数据传输的缓冲区，这样既可以使相异时钟域数据传输的时序要求变得宽松，也提高了它们之间的传输效率。此文内容就是阐述异步FIFO的设计。

【文件预览】：
eetop.cn_异步FIFO设计_1.0.doc