SystemVerilog 硬件设计及建模课件

时间：2013-04-04 08:45:57
【文件属性】：

文件名称：SystemVerilog 硬件设计及建模课件

文件大小：145KB

文件格式：RAR

更新时间：2013-04-04 08:45:57

SystemVerilog 硬件设计 建模 课件

SystemVerilog 硬件设计及建模课件。。。。。。。。。。。。。。。。

立即下载

【文件预览】：
SystemVerilog硬件设计及建模
----SystemVerilog硬件设计及建模—第34章.ppt(175KB)
----SystemVerilog硬件设计及建模—第6章.ppt(174KB)
----SystemVerilog硬件设计及建模—第123章.ppt(211KB)
----SystemVerilog硬件设计及建模—第10章.ppt(181KB)
----SystemVerilog硬件设计及建模—第5章.ppt(180KB)

网友评论

  • 刚接触SV非常谢谢楼主
  • 这本书听说不错挺经典
  • 现在正在学习SV，资料还可以，适合新手，讲的全面具体，最主要有建模课件，值得推荐。
  • 还不错，可以看看，有帮助
  • 很不错的初学者材料
  • 刚刚接触SV，材料很适合学习，谢谢楼主
  • SV现在的资料真是不多，非常感谢！
  • 终于找到了这个资源，对我非常有帮助，不知道说什么，总之感谢了。
  • 很好的资料，对于不多的SV教程，这个PPT能让你很快上手。

相关文章