文件名称：哈尔滨工业大学 SystemVerilog硬件设计及建模 PPT.rar
文件大小：452KB
文件格式：RAR
更新时间：2023-03-20 02:24:54
systemverioog
哈尔滨工业大学 SystemVerilog硬件设计及建模 PPT, 1 简介 2 声明的位置 3 文本值和数据类型 4 用户自定义和枚举数据类型 5 数组、结构体和联合体 6 过程块、任务和函数 7 过程语句 8 层次化设计 9 接口 10 设计实例：状态机、ATM开关 11 行为级和交易级建模
【文件预览】：
systemverilog资料
----SystemVerilog硬件设计及建模—第3-4章.ppt(336KB)
----SystemVerilog硬件设计及建模第7-8-9章.ppt(702KB)
----SystemVerilog硬件设计及建模—第6章.ppt(215KB)
----SystemVerilog硬件设计及建模—第1-2章.ppt(211KB)
----SystemVerilog硬件设计及建模—第10章.ppt(288KB)
----SystemVerilog硬件设计及建模—第5章.ppt(178KB)