Signs - VHDL Hardware Developement-开源

【文件属性】：

文件名称：Signs - VHDL Hardware Developement-开源

文件大小：3.21MB

文件格式：ZIP

更新时间：2024-05-18 02:19:07

开源软件

Signs是使用VHDL和其他硬件描述语言进行硬件设计的开发环境。 它提供了综合和仿真工具，这些工具已完全集成在Eclipse插件中，包括图形化网表和波形查看器。

【文件预览】：
plugins
----net.sf.signs.plugin_0.6.3.jar(3.35MB)