文件名称：flocra：基于流的流ocra控制器
文件大小：83KB
文件格式：ZIP
更新时间：2024-03-19 12:47:03
SystemVerilog
FLOCRA-基于实验流程的MRI控制台，与OCRA硬件平台兼容 概述 这是絮状HDL文件，Icarus Verilog测试平台，Verilator仿真框架和Vivado IP核心XML描述的集中存储库。 Flocra使用Xilinx Zynq ZC-7020芯片设计用于STEMlab-122.88器件，但是如果减小了主存储器或FIFO的大小，它将很容易移植到较小的芯片上。 替代基于固定光栅时间的TX和梯度输出时序的方法，每个输出都相对于先前事件独立计时，并具有周期精确的可重复性。 原则上，这可以提供更大的灵活性，并且可以采用一种通用的事件管理方法。 硬件介绍 Flocra支持两个RX和两个TX通道，OCRA1和GPA-FHDO梯度DAC板，以及多个数字I / O，包括TX和RX消隐位以及触发I / O。 对于TX，它包含三个可与DDS sin / cos LUT一起使用的24位相位输出
【文件预览】：
flocra-master
----.gitignore(26B)
----README.org(7KB)
----hdl()
--------flodecode.sv(24KB)
--------ocra1_model.sv(2KB)
--------ads8684_model.sv(3KB)
--------gpa_fhdo_iface.sv(7KB)
--------rx_chain_model.sv(2KB)
--------dac80504_model_tb.sv(4KB)
--------ad5781_model_tb.sv(4KB)
--------ad5781_model.sv(4KB)
--------flocra.sv(13KB)
--------icarus_compile()
--------ocra1_iface_tb.sv(6KB)
--------flodecode_tb.sv(17KB)
--------run_testbenches.sh(567B)
--------flobuffer_tb.sv(7KB)
--------gpa_fhdo_model.sv(2KB)
--------flofifo_tb.sv(3KB)
--------flocra_model.sv(11KB)
--------ocra1_iface.sv(5KB)
--------flofifo.sv(3KB)
--------flocra_simple_tb.sv(16KB)
--------flobuffer.sv(5KB)
--------dac80504_model.sv(4KB)
--------gpa_fhdo_iface_tb.sv(5KB)
--------ads8684_model_tb.sv(3KB)
----src()
--------flocra_sim.sav(11KB)
--------flocra_model.cpp(9KB)
--------flocra_model.hpp(699B)
--------flocra_sim_main.cpp(1KB)
--------CMakeLists.txt(1KB)
----LICENSE(34KB)
----xgui()
--------flocra_v1_0.tcl(2KB)
----verilate.sh(585B)
----component.xml(169KB)