文件名称：vunit:VUnit是VHDLSystemVerilog的单元测试框架
文件大小：6.4MB
文件格式：ZIP
更新时间：2024-05-20 10:36:24
unit-testing asic fpga vhdl verification
VUnit是VHDL / SystemVerilog的单元测试框架。 它具有实现HDL代码的连续和自动化测试所需的功能。 VUnit不会替代传统测试方法，而是通过尽早支持测试（通常是通过自动化方法）来补充传统测试方法。 阅读更多。 欢迎以代码，文档，反馈，想法或错误报告的形式进行贡献。 阅读我们的以开始使用。