文件名称：VLSI_design
文件大小：67KB
文件格式：PDF
更新时间：2012-03-08 16:09:19
VLSI_design
ic设计的流程大致为： 逻辑设计--子功能分解--详细时序框图--分块逻辑仿真--电路设计(RTL级描述)--功能仿真--综合(加时序约束和设计库)--电路网表--网表仿真) 预布局布线(SDF文件)--网表仿真(带延时文件)--静态时序分析--布局布线--参数提取 --SDF文件--后仿真--静态时序分析--测试向量生成 --工艺设计与生产--芯片测试--芯片应用 在验证过程中出现的时序收敛，功耗，面积问题，应返回前端的代码输入进行重新修改，再仿真，再综合，再验证，一般要反复好几次才能最后送去foundry厂流片