文件名称：基于IEEE754标准的浮点乘法器
文件大小：48KB
文件格式：DOC
更新时间：2014-06-02 10:30:24
ieee754 浮点乘法器 verilog
本设计是基于fpga的浮点乘法器设计，两个浮点数用ieee754标准表示，程序采用的verilog语言
基于IEEE754标准的浮点乘法器
【文件属性】：
网友评论
- 思路清晰，有借鉴意义
- 可以好好看看这个协议标准
- 还行 虽然代码有问题 但是思路是清晰的
- 有错误啊，晕
- 嗯，有用的 东西还是挺多的~~
- 这个对理解浮点数很有帮助的，希望大家都下载，我看了觉得很好
- 有错误，好像有些bug没除好
- 有错误啊 根本跑不出来
- 不知道为何，跑的时候会出错，好像有些bug没除好