文件名称:verilog 设计流水灯
文件大小:262KB
文件格式:ZIP
更新时间:2017-10-28 18:19:57
verilog 流水灯 模块设计
流水灯在Verilog语言下的分模块设计。分别是时钟脉冲+计数器+LED控制
文件名称:verilog 设计流水灯
文件大小:262KB
文件格式:ZIP
更新时间:2017-10-28 18:19:57
verilog 流水灯 模块设计
流水灯在Verilog语言下的分模块设计。分别是时钟脉冲+计数器+LED控制