risc_cpu设计代码及测试文件完整版

【文件属性】：
文件名称：risc_cpu设计代码及测试文件完整版
文件大小：10KB
文件格式：RAR
更新时间：2012-07-17 05:02:40
基于FPGA的risc_cpu设计 RISC即精简指令集计算机（Reduced Instruction Set Computer）的缩写； 这个cpu主要包括一下7个子模块: （1）时钟发生器； （2）指令寄存器； （3）累加器； （4）RISC_CPU算术逻辑运算单元； （5）数据控制器； （6）程序计数器； （7）地址多路器。

【文件预览】：
cpu
----addr_decode.v(865B)
----counter.v(810B)
----test3 .dat(42B)
----test2.pro(368B)
----clkgen.v(2KB)
----ram.v(735B)
----datactl.v(618B)
----cputop.v(5KB)
----rom.v(663B)
----addr.v(633B)
----test2.dat(42B)
----controller.v(1004B)
----test1.pro(606B)
----register.v(1KB)
----accum.v(747B)
----test3.pro(208B)
----datapath.v(2KB)
----machine.v(4KB)
----alu.v(1KB)
----risc_cpu.v(1KB)
----machinectl.v(651B)
----test1.dat(34B)