文件名称：基于pll verilog 写的倍频器
文件大小：131KB
文件格式：RAR
更新时间：2015-05-07 04:19:14
pll
直接用pll写的一个5倍时钟的倍频器，用modelsim已经验证好。
【文件预览】：
pwm
----pwm.pin(20KB)
----pwm.fit.summary(585B)
----pwm.v.bak(186B)
----db()
--------pwm.eco.cdb(161B)
--------prev_cmp_pwm.qmsg(48KB)
--------pwm.db_info(137B)
--------pwm.sld_design_entry.sci(154B)
--------logic_util_heursitic.dat(0B)
----pwm.eda.rpt(6KB)
----simulation()
--------modelsim()
----pwm.qws(527B)
----pll.ppf(470B)
----pll.qip(436B)
----pwm.pof(512KB)
----pwm.dpf(239B)
----pwm.fit.smsg(513B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----pwm_nativelink_simulation.rpt(1007B)
----pwm.fit.rpt(79KB)
----pwm.v(187B)
----pwm.map.summary(449B)
----greybox_tmp()
--------cbx_args.txt(1KB)
----pwm.bsf(2KB)
----pwm.done(26B)
----pwm.sof(148KB)
----pwm.qsf(4KB)
----pll_inst.v(116B)
----pwm.tan.summary(749B)
----pwm.tan.rpt(13KB)
----pll_bb.v(11KB)
----pwm.map.rpt(58KB)
----pwm.qpf(1KB)
----pwm.asm.rpt(7KB)
----pwm.flow.rpt(8KB)
----pll.v(15KB)