文件名称:aes_rtl.rar
文件大小:632KB
文件格式:RAR
更新时间:2022-06-25 09:10:59
AES Verilog
AES低逻辑量实现,性能达到46 cycles/block ,### Xilinx Artix 7 200T-3 ###实现 - 2298 slices - 2989 regs - 97 MHz - 46 cycles/block
文件名称:aes_rtl.rar
文件大小:632KB
文件格式:RAR
更新时间:2022-06-25 09:10:59
AES Verilog
AES低逻辑量实现,性能达到46 cycles/block ,### Xilinx Artix 7 200T-3 ###实现 - 2298 slices - 2989 regs - 97 MHz - 46 cycles/block