文件名称：fpga时钟vhdl-2.zip
文件大小：9.52MB
文件格式：ZIP
更新时间：2024-07-15 15:05:58
fpga
本资料归于网络整理，仅供参考学习用。如有侵权，请联系删除！！ qq:1391074994 1. 资料都是有论文和程序的，程序大部分是quartus的工程，有几个是ise或者vivado的工程，代码文件就是里面的V文件。 2. 我收集的每个小项目都会开源出来，欢迎关注我的博客并下载学习。 3. 每个项目的实际的项目要求和实现的现象我就不挨个去描述了，太多了！！40多个小项目。（一个包里面只有一个小项目哈） 4. 有的项目可能会有多个程序，因为用的代码有点差异，比如密码锁，就会分显示的数码管的显示个数的不同以及用的是verilog个vhdl 的差别： 5. 报告的话博客专栏里面只是展示了一小部分。链接：https://blog.csdn.net/weixin_44830487/category_10987396.html?spm=1001.2014.3001.5482 部分功能说明：主要功能要求： 1、电子时钟。要求用24 时制显示。分屏显示“时、分”和“分、秒”，即4 个数码管不能同时显示“时、分、秒”，但可以只显示“时、分”，或只显示“分、秒”，通过按键来切换这两种显示方式。用数码管的小数点“.”代替时、分、秒的分隔符“：”。可设置时间。设置时间时，当前设置的“时”/“分”，相应的数码管应闪烁。 2、秒表（计时器）。秒表精度为0.01 秒，计时范围0~99.99 秒，用4 个数码管显示，两个显示秒，两个显示百分秒，有暂停/继续、重置（清零）按钮。 3、定时器。可以实现0~9999 秒定时。设置一定时值，当计时到达设定值时输出LED 闪烁。有设置、暂停/继续、清零定时按钮。