文件名称：matlab分时代码-DSP-RTL-Lib:用于各种DSP模块的RTLVerilog库
文件大小：1.51MB
文件格式：ZIP
更新时间：2024-06-10 13:47:40
系统开源
matlab分时代码DSP-RTL库 用于标准DSP模块的RTL Verilog库 概述 我很高兴并热衷于与其他热情和学习者分享我对数字信号处理（DSP）的热情。 我感谢开源社区以及我的教授，讲师和同事，他们在过去的15年中帮助我学习并爱上了DSP。 我一直专注于DSP的硬件方面，尤其是前端或RTL设计和实现。 不过，我已经充分消化了Matlab / Octave和SystemC，以对已开发的DSP组件，模型甚至系统进行建模。 我的目标是针对此DSP库的混合匹配（M＆M）方法。 例如，为了实现需要混频器，抽取级和通道选择模块的数字前端（DFE），DSP RTL库（DRL）提供了“希望一天”的所有基本组件，使设计人员能够选择，混合和匹配它们以创建一个正常运行的系统。 我对DSP RTL库（DRL）制定了非常雄心勃勃的计划，并且希望能与所有这些人见面，即使不是一个人都能得到您赞赏的帮助和支持。 我期待以可参数化和可合成的通用RTL代码提供最常用的DSP组件，这些代码可用于ASIC和/或FPGA开发。 此外，我计划提供GRM“主要是八度”。 这些模型的目的是用于位真验证和构建耗时的系统。 我