文件名称：基于FPGA的数字频率计 DDS的VHDL设计
文件大小：3KB
文件格式：RAR
更新时间：2013-07-30 03:05:50
数字频率计 DDS FPGA VHDL语言
数字频率计 DDS 是用VHDL语言在FPGA芯片基础上设计的，具有快速处理的能力。
【文件预览】：
数字频率计 DDS
----DDS_DDS_ROM.sym(182B)
----DDS_DDS.sym(275B)
----DDS_DDS.VHD(3KB)
----dds_dds_rom.vhd(4KB)
基于FPGA的数字频率计 DDS的VHDL设计
【文件属性】：
【文件预览】：
数字频率计 DDS
----DDS_DDS_ROM.sym(182B)
----DDS_DDS.sym(275B)
----DDS_DDS.VHD(3KB)
----dds_dds_rom.vhd(4KB)
【文件预览】：
数字频率计 DDS
----DDS_DDS_ROM.sym(182B)
----DDS_DDS.sym(275B)
----DDS_DDS.VHD(3KB)
----dds_dds_rom.vhd(4KB)