数字频率计设计VHDL

时间：2015-12-13 14:24:17
【文件属性】：

文件名称：数字频率计设计VHDL

文件大小：67KB

文件格式：DOC

更新时间：2015-12-13 14:24:17

频率计设计 VHDL频率计 EDA实验 数字频率计

在 MagicSOPC 实验箱上实现8位十进制频率计的设计。被测信号从 CLOCK0（数字信号时钟源）输入，经过检测后测得的频率值用数码管 1~8显示

立即下载

网友评论

  • 可惜没有完整的源程序
  • 还不错，要是有完整的程序就好了

相关文章