基于 verilog 的 串口接收，发送模块

【文件属性】：
文件名称：基于 verilog 的 串口接收，发送模块
文件大小：333KB
文件格式：RAR
更新时间：2018-10-12 03:13:53
verilog 串口 这是 verilog 的串口，收发功能，代码已经通过测试，适合初学者

【文件预览】：
UART_20M
----sim()
----scr()
--------speed_select.v.bak(2KB)
--------my_uart_rx.v(2KB)
--------speed_select.v(2KB)
--------my_uart_top.v.bak(1KB)
--------my_uart_rx.v.bak(2KB)
--------mw_uart_tx.v.bak(2KB)
--------my_uart_top.v(1KB)
--------mw_uart_tx.v(2KB)
----prj()
--------my_uart_top.pin(20KB)
--------db()
--------my_uart_top.fit.summary(412B)
--------my_uart_top.qsf(3KB)
--------my_uart_top.sta.rpt(59KB)
--------uart_20m.qpf(1KB)
--------incremental_db()
--------my_uart_top.map.summary(322B)
--------my_uart_top.sof(72KB)
--------my_uart_top.fit.rpt(81KB)
--------my_uart_top.map.rpt(30KB)
--------uart_20m.sdc(1KB)
--------my_uart_top.flow.rpt(7KB)
--------my_uart_top.asm.rpt(9KB)
--------my_uart_top.sta.summary(403B)
--------my_uart_top.cdf(358B)
--------my_uart_top.pof(128KB)
--------my_uart_top.done(26B)