基于fpga的电子琴设计

时间:2015-05-23 14:52:44
【文件属性】:
文件名称:基于fpga的电子琴设计
文件大小:211KB
文件格式:RAR
更新时间:2015-05-23 14:52:44
Verilog 用Verilog语言设计的电子琴。用ALTERA公司的产品,Quartus软件进行综合后的整个工程
【文件预览】:
plauto
----pl_auto.qsf(2KB)
----pl_auto.pin(18KB)
----pl_auto.map.summary(202B)
----pl_auto.fit.summary(372B)
----pl_auto.qws(684B)
----pl_auto.asm.rpt(8KB)
----db()
--------pl_auto.sld_design_entry.sci(153B)
--------pl_auto.map.hdb(4KB)
--------pl_auto.rtlv_sg_swap.cdb(177B)
--------pl_auto.(3).cnf.cdb(1KB)
--------pl_auto.(10).cnf.hdb(571B)
--------add_sub_1ih.tdf(3KB)
--------pl_auto.hif(13KB)
--------pl_auto.(5).cnf.cdb(780B)
--------pl_auto.(8).cnf.cdb(2KB)
--------pl_auto.(9).cnf.cdb(882B)
--------pl_auto.dbp(0B)
--------pl_auto.pss(0B)
--------pl_auto.(2).cnf.hdb(744B)
--------pl_auto.eco.cdb(160B)
--------pl_auto.(6).cnf.hdb(445B)
--------pl_auto.fit.qmsg(4KB)
--------pl_auto.sgdiff.cdb(12KB)
--------pl_auto.(3).cnf.hdb(634B)
--------pl_auto.(11).cnf.cdb(568B)
--------pl_auto.(9).cnf.hdb(548B)
--------pl_auto.rpp.qmsg(2KB)
--------pl_auto.(1).cnf.cdb(2KB)
--------pl_auto.sld_design_entry_dsc.sci(154B)
--------pl_auto.map.qmsg(4KB)
--------pl_auto.(2).cnf.cdb(4KB)
--------pl_auto.sgdiff.hdb(19KB)
--------pl_auto.(6).cnf.cdb(491B)
--------pl_auto.rtlv.hdb(9KB)
--------pl_auto.asm.qmsg(2KB)
--------pl_auto.cbx.xml(89B)
--------pl_auto.(1).cnf.hdb(663B)
--------pl_auto.tan.qmsg(998KB)
--------pl_auto.cmp.rdb(3KB)
--------pl_auto.sgate.rvd(24KB)
--------pl_auto.(10).cnf.cdb(822B)
--------pl_auto.(0).cnf.cdb(14KB)
--------pl_auto.rtlv_sg.cdb(11KB)
--------pl_auto.(4).cnf.hdb(654B)
--------pl_auto.sgate_sm.rvd(217B)
--------pl_auto.(4).cnf.cdb(1KB)
--------pl_auto.(11).cnf.hdb(451B)
--------add_sub_7nh.tdf(6KB)
--------pl_auto.psp(0B)
--------pl_auto.hier_info(6KB)
--------pl_auto.(7).cnf.cdb(2KB)
--------pl_auto.db_info(136B)
--------pl_auto.syn_hier_info(0B)
--------pl_auto.(0).cnf.hdb(5KB)
--------pl_auto.(8).cnf.hdb(744B)
--------pl_auto.(7).cnf.hdb(660B)
--------pl_auto.(5).cnf.hdb(451B)
--------pl_auto.pre_map.hdb(9KB)
----pl_auto.v(4KB)
----pl_auto.flow.rpt(3KB)
----pl_auto.map.smsg(1003B)
----pl_auto.tan.rpt(540KB)
----pl_auto.fit.rpt(41KB)
----pl_auto.tan.summary(5KB)
----pl_auto.map.rpt(8KB)
----pl_auto.done(26B)
----pl_auto.sof(57KB)
----pl_auto.pof(207KB)
----pl_auto.qpf(911B)

网友评论

  • 内容不符合啊
  • verilog 程序很有用,借鉴一下