文件名称：Introduction to Logic Synthesis using Verilog HDL.pdf
文件大小：7.82MB
文件格式：PDF
更新时间：2013-05-15 10:13:24
Verilog HDL Synthesis
Introduction to Logic Synthesis using Verilog HDL.pdf
Introduction to Logic Synthesis using Verilog HDL.pdf
【文件属性】：
网友评论
- 真的非常好，对数字电路理解很有帮助
- 好书，网上找了很久，终于在这里找到，推荐学习verilog的新手们一定要看一看