文件名称：Verilog.Coding.for.Logic.Synthesis
文件大小：1.28MB
文件格式：PDF
更新时间：2013-06-03 17:57:18
Verilog
[FPGA] Wiley.Verilog.Coding.for.Logic.Synthesis
Verilog.Coding.for.Logic.Synthesis
【文件属性】：
网友评论
- good，recommend dowload
- 集成电路设计综合编码，国外电路综合类好书！