文件名称：aes:NIST FIPS 197中指定的对称块密码AES（高级加密标准）的Verilog实现。此实现支持128位和256位密钥
文件大小：69KB
文件格式：ZIP
更新时间：2024-05-25 23:12:29
asic encryption fpga aes block-cipher
es Verilog实现。 地位 该内核已经完成，已经在多个FPGA和ASIC设计中使用。 核心已经过充分测试并且成熟。 介绍 此实现支持128位和256位密钥。 该实现是迭代的，并且一次处理一个128块。 在数据路径中带有4个S-box的字级上对块进行处理。 用于加密的S盒与密钥扩展共享，因此内核无法与块处理并行进行密钥更新。 加密和解密块处理数据路径是分离的，并且在访问一组舍入密钥和一个块的情况下基本上是自包含的。 这样就可以将内核硬接线为仅加密或解密操作。 这使综合/构建工具可以优化其他功能，从而将尺寸减小到大约50％。 经过测试，可以验证解密已删除并且核心仍然有效。 对于CTR，CCM，CMAC，GCM等加密模式，将永远不会使用AES内核中的解密功能，因此可以删除解密块处理。 这是一个相当紧凑的实现。 仅拥有一个S盒就可以实现进一步的降低。 类似地，可以通过具有8个或什至1
【文件预览】：
aes-master
----.gitattributes(83B)
----src()
--------model()
--------rtl()
--------tb()
----LICENSE(1KB)
----toolruns()
--------Makefile(4KB)
----README.md(5KB)
----.gitignore(568B)