CNN_FPGA:用于 FPGA 的 verilog CNN 生成器

【文件属性】：
文件名称：CNN_FPGA:用于 FPGA 的 verilog CNN 生成器
文件大小：8KB
文件格式：ZIP
更新时间：2021-05-30 10:41:36
V CNN_FPGA 用于 FPGA 的 verilog CNN 生成器 特征 一次操作即可生成多层2D并行FMAC 要求 python 2.7.* 或 3.6 jinja2 Altera Quartus 13（推荐）/ Xilinx Vivado 19.2(or lator) 设计的基本概念 （日语） 去做 必须 定点参数转换器 状态机 内存（DRAM）控制器（Qsys 或 Vivado） 最大池化 想 来自 t7 文件的转换器 学习函数/反向传播 软激活函数/sigmoid，tanh 循环神经网络 LSTM 注意力 ARM的权重参数压缩/解压缩（量化/解量化） ARM 重量蒸馏 其他数字/数学问题

【文件预览】：
CNN_FPGA-master
----generate.py(1KB)
----README.md(871B)
----template()
--------filter_n2.v(1KB)
--------filter3_lb.v(2KB)
--------filter_n1.v(2KB)
--------linebuffer.v(436B)
--------filter3x3.v(1KB)
--------util.tp(639B)
--------prodsum3.v(658B)
--------filter_l.v(2KB)
--------filter_n1_m.v(2KB)
--------filter_n2_m.v(1KB)
--------filter_n2_line.v(3KB)