文件名称：QC-LDPC 码的高性能译码器实现 (2011年)
文件大小：103KB
文件格式：PDF
更新时间：2024-06-10 21:43:49
工程技术 论文
在对分层译码算法优化的基础上，提出一种多码率QC-LDPC 译码器。采用改进的分层消息传播算法实现快速收敛，将译码迭代次数降到经典方法的50%以下。架构中用于存储中间置信信息的存储器数量只有4个，减少了芯片面积和功耗。校验节点置信度更新采用校正的整数量化的分层算法，降低了计算复杂度。选取的校正因子降低了译码器的误码率。基于该架构实现QC-LDPC 译码器，融合3 种码率，芯片规模为60 万门，时钟频率为110 MHz，1/2 码率的译码速率可达134 Mb/s。