文件名称：VHDL转Verilog工具.rar
文件大小：19.93MB
文件格式：RAR
更新时间：2023-07-27 16:29:12
FPGA VHDL Verilog HDL
硬件描述语言 是硬件设计人员和电子设计自动化 工具之间的界面 其主要目的是用来设计文件 建立电子系统行为级的仿真 模型 即利用计算机的巨大能力对用 或 建模的复杂数字逻辑进行仿真 然后再自动综合以生成符合要求且在电路结构上可以实现的数字逻辑网表 ??????? 根据 网表和某种工艺的器件自动生成具体电路 然后生成该工艺条件下这种具体电路的延时模
【文件预览】：
VHDL转Verilog工具
----安装使用教程.pdf(747KB)
----X-HDL v4.21 Crack.zip(19.29MB)