文件名称:VHDL 转verilog 软件(源代码)
文件大小:30KB
文件格式:TAR
更新时间:2022-09-14 12:03:53
VHDL verilog 软件 源代码
如题,一个用yacc写的VHDL 转Verilog的工具,很好用啊 verilog , VHDL , 软件 , 源代码
文件名称:VHDL 转verilog 软件(源代码)
文件大小:30KB
文件格式:TAR
更新时间:2022-09-14 12:03:53
VHDL verilog 软件 源代码
如题,一个用yacc写的VHDL 转Verilog的工具,很好用啊 verilog , VHDL , 软件 , 源代码