文件名称：Verilog HDL硬件描述语言(贝尔实验室)
文件大小：4.15MB
文件格式：RAR
更新时间：2013-12-21 12:53:40
Verilog 贝尔实验室
Verilog HDL硬件描述语言 （贝尔实验室J.Bhasker著，以下均为pdf格式） 第1章 简介 第2章 HDL指南 第3章 Verilog语言要素 第4章 表达式 第5章 门电平模型化 第6章 用户定义的原语 第7章 数据流模型化 第8章 行为建模 第9章 结构建模 第10章 其他论题 第11章 验证 第12章 建模实例 附录 语法参考、参考文献
【文件预览】：
Verilog HDL硬件描述语言(贝尔实验室J
----011.pdf(472KB)
----Verilog HDL硬件描述语言.txt(383B)
----005.pdf(315KB)
----008.pdf(624KB)
----009.pdf(225KB)
----006.pdf(137KB)
----012.pdf(568KB)
----002.pdf(298KB)
----003.pdf(363KB)
----007.pdf(144KB)
----013.pdf(736KB)
----001.pdf(86KB)
----004.pdf(289KB)
----010.pdf(697KB)