用VHDL语言编写的8位加法器的代码

【文件属性】：
文件名称：用VHDL语言编写的8位加法器的代码
文件大小：122KB
文件格式：RAR
更新时间：2015-04-12 06:27:44
VHDL语言编写的8位加法器 里面是用VHDL语言编写的8位加法器的代码

【文件预览】：
qqq
----fa1.fit.rpt(72KB)
----fa1.tan.rpt(13KB)
----fa1.done(26B)
----fa1.pin(29KB)
----db()
--------fa1.sgdiff.cdb(1KB)
--------fa1.(1).cnf.cdb(664B)
--------fa1.map.qmsg(3KB)
--------fa1.cmp.rdb(14KB)
--------fa1.cbx.xml(85B)
--------fa1.eco.cdb(141B)
--------fa1.rtlv.hdb(7KB)
--------fa1_cmp.qrpt(0B)
--------fa1.hier_info(2KB)
--------fa1.rtlv_sg_swap.cdb(586B)
--------fa1.db_info(136B)
--------fa1.psp(0B)
--------fa1.signalprobe.cdb(499B)
--------fa1.(0).cnf.hdb(614B)
--------fa1.fit.qmsg(6KB)
--------fa1.map.hdb(6KB)
--------fa1.(1).cnf.hdb(343B)
--------fa1.asm.qmsg(1KB)
--------fa1.sld_design_entry.sci(134B)
--------fa1.syn_hier_info(0B)
--------fa1.rtlv_sg.cdb(2KB)
--------fa1.cmp.hdb(6KB)
--------fa1.pre_map.hdb(7KB)
--------fa1.sgdiff.hdb(7KB)
--------fa1.cmp0.ddb(20KB)
--------fa1.sld_design_entry_dsc.sci(135B)
--------fa1.pre_map.cdb(2KB)
--------fa1.(0).cnf.cdb(1KB)
--------fa1.tan.qmsg(7KB)
--------fa1.cmp.tdb(4KB)
--------fa1.cmp.cdb(5KB)
--------fa1.hif(776B)
--------fa1.map.cdb(2KB)
----fa1.fit.summary(432B)
----fa1.pof(512KB)
----fa1.cdf(280B)
----fa1.sof(137KB)
----fa1.flow.rpt(4KB)
----fa1.fld(31B)
----fa1.qpf(939B)
----fa1.tan.summary(705B)
----fa1.vhd(228B)
----fa1_description.txt(0B)
----cmp_state.ini(1B)
----adder8.vhd(833B)
----fa1.asm.rpt(7KB)
----fa1.qsf(3KB)
----fa1.map.summary(370B)
----fa1.fit.eqn(5KB)
----fa1.map.eqn(4KB)
----fa1.qws(200B)
----fa1.map.rpt(15KB)