文件名称：数字逻辑课程设计—“111”序列检测器
文件大小：916KB
文件格式：RAR
更新时间：2013-07-18 13:08:07
“111”序列检测器
课程设计任务书 学生姓名 胡俊 学生专业班级 计 算 机0801 指导教师 王莹 学 院 名 称 计算机科学与技术学院 一、题目：“1 1 1”序列检测器。 原始条件：使用D触发器( 74 LS 74 )、“与”门 ( 74 LS 08 )、“或”门( 74 LS 32 )、非门 ( 74 LS 04 )，设计“1 1 1”序列检测器。 二、要求完成设计的主要任务如下： 1．能够运用数字逻辑的理论和方法，把时序逻辑电路设计和组合逻辑电路设计相结合，设计一个有实际应用的数字逻辑电路。 2．使用同步时序逻辑电路的设计方法，设计“1 1 1”序列检测器。写出设计中的5个过程。画出课程设计图。 3．根据74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路引脚号，在设计好的“1 1 1”序列检测器电路图中标上引脚号。 4．在试验设备上，使用74 LS 74、74 LS 08、74 LS 32、74 LS 04集成电路连接、调试和测试“1 1 1”序列检测器电路。 三、实验设计过程： 第1步，画出原始状态图和状态表。 根据任务书要求，设计的序列检测器有一个外部输入x和一个外部输出Z。输入和输出的逻辑关系为：当外部输入x第一个为“1”，外部输出Z为“0”；当外部输入x第二个为“1”，外部输出Z为“0”；当外部输入x第三个为“1”，外部输出Z才为“1”。假定有一个外部输入x序列以及外部输出Z为: 输入x： 0 1 0 1 1 1 0 1 1 1 1 0 1 输出Z： 0 0 0 0 0 1 0 0 0 1 1 0 0 要判别序列检测器是否连续接收了“111”，电路必须用不同的状态记载外部输入x的值。假设电路的初始状态为A，x输入第一个“1”，检测器状态由A装换到B，用状态B记载检测器接受了111序列的第一个“1”，这时外部输出Z=0；x输入第二个“1”，检测器状态由B装换到C，用状态C记载检测器接受了111序列的第二个“1”，外部输出Z=0；x输入第三个“1”，检测器状态由C装换到D，外部输出Z=1。然后再根据外部输入及其他情况时的状态转移，写出相应的输出。以上分析了序列检测器工作，由此可画出图7-1所示的原始状态图。根据原始状态图可列出原始状态表，如表7-2所示。
【文件预览】：
数字逻辑
----数字逻辑课程设计胡俊()
--------课程设计封面.doc(103KB)
--------目录.doc(21KB)
--------数字逻辑课程设计.doc(303KB)
----实验图片()
--------实验2.jpg(77KB)
--------实验1.jpg(57KB)
--------Thumbs.db(40KB)
--------实验4.jpg(67KB)
--------实验3.jpg(76KB)
----4、集成电路外特性－集成电路引脚编号－引脚名称()
--------74LS74.bmp(381KB)
--------74LS86.bmp(381KB)
--------Thumbs.db(22KB)
--------74LS32.bmp(381KB)
--------74LS08.bmp(381KB)
--------74LS04.bmp(381KB)
----3、2010年－数字逻辑－课程设计－9个任务书-新格式()
--------2010年－数字逻辑－课程设计-6.doc(30KB)
--------2010年－数字逻辑－课程设计-5.doc(30KB)
--------2010年－数字逻辑－课程设计-2.doc(29KB)
--------2010年－数字逻辑－课程设计-3.doc(30KB)
--------2010年－数字逻辑－课程设计-7.doc(30KB)
--------2010年－数字逻辑－课程设计-8.doc(29KB)
--------2010年－数字逻辑－课程设计-4.doc(30KB)
--------2010年－数字逻辑－课程设计-1.doc(30KB)
--------2010年－数字逻辑－课程设计-9.doc(29KB)
----要求-注意事项－时间安排.doc(20KB)