文件名称：基于vhdl的数字时钟，时间可调
文件大小：748KB
文件格式：RAR
更新时间：2017-06-06 02:41:25
FPGA VHDL
用VHDL写的数字时钟 在CYCLONE2上验证通过
【文件预览】：
digitalclock
----digitalclock.asm.rpt(8KB)
----digitalclock.pin(20KB)
----digitalclock.sof(148KB)
----digitalclock.fit.rpt(102KB)
----digitalclock.cdf(330B)
----digitalclock.vhd(9KB)
----db()
--------digitalclock.sta_cmp.8_slow.tdb(33KB)
--------digitalclock.hier_info(6KB)
--------digitalclock.db_info(138B)
--------digitalclock.cmp.logdb(4B)
--------digitalclock.cbx.xml(94B)
--------digitalclock.lpc.rdb(388B)
--------digitalclock.asm.rdb(1KB)
--------digitalclock.map.hdb(14KB)
--------digitalclock.rtlv_sg.cdb(12KB)
--------digitalclock.cmp2.ddb(47KB)
--------digitalclock.sgate_sm.rvd(221B)
--------digitalclock.cmp.rdb(14KB)
--------logic_util_heursitic.dat(12KB)
--------digitalclock.hif(675B)
--------digitalclock.sta.rdb(21KB)
--------digitalclock.fit.qmsg(23KB)
--------digitalclock.smart_action.txt(8B)
--------digitalclock.eda.qmsg(2KB)
--------digitalclock.sld_design_entry.sci(196B)
--------digitalclock.sgdiff.hdb(11KB)
--------digitalclock.amm.cdb(346B)
--------digitalclock.syn_hier_info(0B)
--------digitalclock.cmp.cdb(38KB)
--------digitalclock.map_bb.hdb(9KB)
--------digitalclock.map.logdb(4B)
--------digitalclock.map.qmsg(7KB)
--------digitalclock.cmp1.ddb(132KB)
--------digitalclock.map.kpt(2KB)
--------digitalclock.asm_labs.ddb(6KB)
--------digitalclock.rtlv_sg_swap.cdb(177B)
--------prev_cmp_digitalclock.qmsg(49KB)
--------digitalclock.rtlv.hdb(11KB)
--------digitalclock.cmp.kpt(206B)
--------digitalclock.sgate.rvd(10KB)
--------digitalclock.pre_map.cdb(12KB)
--------digitalclock.asm.qmsg(2KB)
--------digitalclock.pre_map.hdb(11KB)
--------digitalclock.tis_db_list.ddb(173B)
--------digitalclock.map.bpm(702B)
--------digitalclock.(0).cnf.cdb(17KB)
--------digitalclock.sta.qmsg(16KB)
--------digitalclock.map.cdb(12KB)
--------digitalclock.lpc.txt(1KB)
--------digitalclock.map_bb.logdb(4B)
--------digitalclock.cmp0.ddb(134KB)
--------digitalclock.idb.cdb(5KB)
--------digitalclock.map_bb.cdb(1KB)
--------digitalclock.lpc.html(430B)
--------digitalclock.sgdiff.cdb(12KB)
--------digitalclock.rpp.qmsg(2KB)
--------digitalclock.sld_design_entry_dsc.sci(196B)
--------digitalclock.cmp.hdb(15KB)
--------digitalclock.cmp.bpm(699B)
--------digitalclock.cmp_merge.kpt(211B)
--------digitalclock.(0).cnf.hdb(3KB)
----digitalclock.fit.summary(612B)
----digitalclock.fit.smsg(513B)
----incremental_db()
--------compiled_partitions()
--------README(653B)
----digitalclock.map.rpt(23KB)
----simulation()
--------modelsim()
----digitalclock.pof(512KB)
----digitalclock.map.summary(476B)
----digitalclock.done(26B)
----digitalclock.sta.rpt(188KB)
----digitalclock.qsf(4KB)
----digitalclock.flow.rpt(8KB)
----digitalclock.qpf(1KB)
----digitalclock.sta.summary(2KB)
----digitalclock.eda.rpt(3KB)
----digitalclock.vhd.bak(0B)