基于VHDL的数字时钟设计

【文件属性】：

文件名称：基于VHDL的数字时钟设计

文件大小：3.54MB

文件格式：ZIP

更新时间：2021-10-26 04:31:48

VHDL

数电课设，用VHDL做的数字时钟，开发板芯片型号为Altera 的 EP4CE6F17C8，时钟具有整点报时，数码管显示，设定时间，转换计时机制，复位的功能，有详细注释，编译器版本为Quartus II 18.0