文件名称：基于VHDL语言的数字钟设计的EDA实验报告
文件大小：128KB
文件格式：DOC
更新时间：2013-12-06 11:34:57
VHDL 数字钟设计 EDA实验报告
基于VHDL语言的数字钟设计的EDA实验报告 采用的是顶层文件设计理念 共分为5个模块：分频模块 计时模块 选择模块 控制模块 动态扫描模块
基于VHDL语言的数字钟设计的EDA实验报告
【文件属性】：
网友评论
- 很详细，写得很好
- 很详细，很好
- 代码完整性很高,过程很详细
- 过程很详细，有代码
- 完整性很高，值得借鉴