文件名称：Verilog HDL 同步加减计数器
文件大小：794B
文件格式：TXT
更新时间：2013-12-06 04:42:29
Verilog HDL 同步加减计数器
Verilog HDL 时序逻辑电路设计 同步加减计数器
Verilog HDL 同步加减计数器
【文件属性】：
网友评论
- 就是简单的计数器，不同步，文不对题
- 只是加法计数器
- 课程设计用的，不过要求比这个要高，所以抱歉没怎么用得上……
- 就是一个最简单的8位加法计数器，哪里是加减计数器……