一个带异步清零端的同步可逆模10计数器

【文件属性】：

文件名称：一个带异步清零端的同步可逆模10计数器

文件大小：282KB

文件格式：DOCX

更新时间：2017-07-21 03:31:01

SOC 计数器 FPGA Verilog HDL

一个带异步清零端的同步可逆模10计数器。同时提供1位LED数码管计数显示。M为 控制端，M=0，增1计数器，M=1，减1计数器；clr为清零端，高电平有效。Start:启动信号，高电平有效。