文件名称:基于fpga的俄罗斯方块-vga显示.zip
文件大小:7.57MB
文件格式:ZIP
更新时间:2024-05-11 13:26:57
fpga
基于fpga的俄罗斯方块-vga显示,+报告+vivado程序+答辩ppt
【文件预览】:
Verilog设计
----Tetris_Zedboard.zip(5.31MB)
----verilog展示_俄罗斯方块.pptx(1.14MB)
----Verilog HDL高级数字设计实验报告.docx(1.44MB)
文件名称:基于fpga的俄罗斯方块-vga显示.zip
文件大小:7.57MB
文件格式:ZIP
更新时间:2024-05-11 13:26:57
fpga
基于fpga的俄罗斯方块-vga显示,+报告+vivado程序+答辩ppt