文件名称：Python自动生成Verilog例化模板的工具.zip
文件大小：1.33MB
文件格式：ZIP
更新时间：2023-06-10 04:04:18
Verilog Python
Python自动生成Verilog例化模板的工具，使用方法参看博客：https://blog.csdn.net/JustinLee2015/article/details/106229282
【文件预览】：
Python自动生成Verilog例化模板的工具
----Method2()
--------inst_test_gen.v(845B)
--------module_gen_def.pyc(3KB)
--------tx_pack.v(3KB)
--------test_gen.py(582B)
--------module_gen_def.py(3KB)
----ReadMe.txt(770B)
----README.md(3KB)
----Method1_recommend()
--------genHdlInst.run.py(5KB)
--------inst_frame_gen_k7.v(610B)
--------frame_gen_k7.v(2KB)
--------genHdlInst.py(5KB)
----Method3()
--------mainwindow.ui(4KB)
--------inst_top.v(1KB)
--------gif()
--------top.v(2KB)
--------syntax_highlight.py(6KB)
--------pic()
--------README.md(633B)
--------genHdlInst.py(5KB)
--------FpgaTool.py(4KB)
--------.gitignore(34B)
--------mainwindow.py(6KB)