VHDL，Verilog设计中约束的设计

【文件属性】：

文件名称：VHDL，Verilog设计中约束的设计

文件大小：3.03MB

文件格式：PDF

更新时间：2018-06-23 12:21:17

VHDL verilog UCF 约束

对VHDL，verilog硬件设计中需要做的所有约束做了一个全面的介绍，包括时序约束，物理约束，管脚约束各种类型，本文档是Xilinx的官方英文文档，