文件名称：artyz720riscv:在Arty Z7-20 FPGA板上运行的简单risc-v CPU
文件大小：363KB
文件格式：ZIP
更新时间：2024-04-26 11:31:35
VHDL
artyz720riscv 在Arty Z7-20 FPGA板上运行的简单risc-v CPU（rv32im）。 将用于DVI输出。 一个简单的GPU和更多risc-v功能的开发库。 笔记 该内核的当前状态（仍在开发中）如下： 使用硬件乘法器执行MUL指令（6个时钟退役） 对DIV / REM指令使用恢复除法算法（36个时钟退休） 实现rv32im规格减去EBREAK / SYS调用（TBD） 通过标题部分中提到的IP驱动DVI 将SYSRAM扩展到128Kb和64Kb 不包含任何SDCard或UART 通过Zynq处理器的传递尚未完成 为此必须使用数据块设计器，但它不是便携式的 当前代码在引导时已硬编码在SYSRAM中UART / SDCard连接好后，就可以再次加载代码
【文件预览】：
artyz720riscv-main
----vivado.log(22.19MB)
----graphics.srcs()
--------constrs_1()
--------sources_1()
--------sim_1()
----archive_project_summary.txt(8KB)
----graphics.board()
--------arty-z7-20()
----vivado.jou(84KB)
----README.md(893B)
----graphics.xpr(29KB)