文件名称：biriscv:32位超标量RISC-V CPU
文件大小：2.27MB
文件格式：ZIP
更新时间：2024-04-09 23:42:22
linux asic cpu fpga verilog
biRISC-V-32位双发行RISC-V CPU GitHub： : 特征 32位RISC-V ISA CPU内核。 超标量（双重发行）有序6或7级流水线。 支持RISC-V的整数（I），乘法和除法（M）和CSR指令（Z）扩展（RV32IMZicsr）。 具有可配置深度分支目标缓冲区（BTB）和返回地址堆栈（RAS）的分支预测（bimodel / gshare）。 64位指令获取，32位数据访问。 2个整数ALU（算术，移位器和分支单元）。 1个负载存储单元和1个管道外分隔线。 每个周期最多发布和完成2条独立指令。 支持用户，管理员和机器模式特权级别。 基本的MMU支持-能够使用原子（RV-A）SW仿真来引导Linux。 实现基本ISA规范和特权ISA规范 。 使用随机指令序列进行了验证，针对仿真。 支持指令/数据缓存，AXI总线接口或紧密耦合的存储器。 可配置的流水线级数，结
【文件预览】：
biriscv-master
----tb()
--------tb_core_icarus()
--------tb_tcm()
--------tb_top()
----README.md(6KB)
----docs()
--------linux-boot.png(552KB)
--------integration.md(4KB)
--------riscv_privileged_spec.pdf(521KB)
--------linux.md(1KB)
--------dual_issue.png(20KB)
--------custom.md(2KB)
--------biRISC-V.png(110KB)
--------riscv_isa_spec.pdf(998KB)
--------configuration.md(5KB)
----LICENSE(11KB)
----src()
--------icache()
--------tcm()
--------dcache()
--------core()
--------top()