【文件属性】：
文件名称：基于FPGA的实时时钟设计
文件大小：13.17MB
文件格式：ZIP
更新时间：2021-06-01 12:54:01
verilog
本设计是通过配置 DS1302 芯片来实现实时时钟的监测，附带整个工程代码
【文件预览】：
基于FPGA的实时时钟设计
----FPGA_100天之旅_实时时钟设计.pdf(1.1MB)
----project.zip(12.26MB)