文件名称：Verilog算法及建模整理文档.doc
文件大小：231KB
文件格式：DOC
更新时间：2022-07-06 10:47:47
Verilog 算法嵌入 模块设计流程 FPGA 逻辑运算
整理关于Verilog中的一些基本语法介绍，算法嵌入时用到的建模关键技术分析，包括以下方面： 有关C、Veilog HDL、VHDL，软核、固核、硬核，模块设计流程，门级结构，基本逻辑运算，控制逻辑，同步和异步，总线和时钟。有限状态机，综合的一般原则有关Verilog 中的一些语法，运算符，Wire、reg、tri、memory型，assign和always语句，阻塞赋值和非阻塞赋值，Verilog中使用的一些关键字，