文件名称：带自校准的14位逐次逼近模数转换器设计
文件大小：6.15MB
文件格式：CAJ
更新时间：2018-09-30 09:43:26
SAR ADC
本文首先介绍了课题的背景及研究目的与意义及近年来 ADC 的发展趋势， 并阐述了当前国内外的研究状况，且基于其进行了对比分析。采用 SMIC0.18 m 工艺对 ADC 进行了设计，即 14bit SAR ADC 的结构，包括数字部分和模拟电路 部分。其中模拟电路部分由采样缓冲放大器、比较器、数模转换器电容阵列 （ RDAC + CDAC + Cali-DAC ）、偏置电路等几部分组成。并分别介绍了各部分 的功能、关键技术以及仿真结果。分析了精度限制的电容失配原因，介绍了混 合 DAC 中基于二进制加权电容阵列的自校准算法，并特别说明了基于自校准算 法的 Cali-CDAC 阵列结构的实现过程。校准的基本思想即为将得到的校准电压 通过缓冲电压直接接回到 CDAC 中达到校准的过程。为了验证校准设计的准确 性，本文采用了统一的方法对未加校准和失配的 14bit SAR ADC 、加入失配的 14bit SAR ADC 和加入失配和校准的 14bit SARADC 的仿真输出进行比较。