文件名称:logisim单总线CPU设计(定长指令周期3级时序)(HUST).txt
文件大小:538KB
文件格式:TXT
更新时间:2023-06-26 12:59:43
logisim
MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设
文件名称:logisim单总线CPU设计(定长指令周期3级时序)(HUST).txt
文件大小:538KB
文件格式:TXT
更新时间:2023-06-26 12:59:43
logisim
MIPS指令译码器设计 2 定长指令周期---时序发生器FSM设计 3 定长指令周期---时序发生器输出函数设计 4 硬布线控制器组合逻辑单元 5 定长指令周期---硬布线控制器设计 6 定长指令周期---单总线CPU设