基于FPGA的PLL频率合成器设计

【文件属性】：

文件名称：基于FPGA的PLL频率合成器设计

文件大小：313KB

文件格式：DOC

更新时间：2014-08-19 03:23:13

FPGA,PLL频率合成器

应用FPGA，采用PLL频率合成技术，结合教学实验平台的需要，设计出了一个整数/半整数频率合成器，输出范围为1 kHz～999.5 kHz，步进频率可达到0.5 kHz。与以前的教学实验装置相比，系统在性能指标、直观性等方面都有所提高，不仅可以用于教学实验，还可以用作频率源、频率计。