SDRAM FPGA IP CORE

【文件属性】：
文件名称：SDRAM FPGA IP CORE
文件大小：3.14MB
文件格式：RAR
更新时间：2018-08-21 03:44:19
SDRAM FPGA IP CORE ATERA SDRAM:Synchronous Dynamic Random Access Memory，同步动态随机存储器，同步是指 Memory工作需要同步时钟，内部的命令的发送与数据的传输都以它为基准；动态是指存储阵列需要不断的刷新来保证数据不丢失；随机是指数据不是线性依次存储，而是*指定地址进行数据读写。

【文件预览】：
Altera_SDRAM_controller_IP_CORE
----sdr_sdram.pdf(630KB)
----verilog.rar(759KB)
----vhdl()
--------route()
--------model()
--------synthesis()
--------doc()
--------simulation()
--------source()
----使用说明请参看右侧注释====〉〉.txt(774B)
----vhdl.rar(936KB)