文件名称：SDRAM控制器 能够时序仿真
文件大小：1.19MB
文件格式：RAR
更新时间：2013-05-07 08:59:32
verilog
sdram 控制器，能时序仿真，有很强实用性，第一次上传文件，希望对大家有用
【文件预览】：
sdram
----transcript(503B)
----ddr_control_interface.v(7KB)
----note.txt(82B)
----ddr_sdram_tb.v(15KB)
----Params.v(311B)
----pll1.v(989B)
----ddr.mpf(19KB)
----ddr.cr.mti(3KB)
----chart()
--------图9-26.bmp(530KB)
--------图9-16.bmp(488KB)
--------图9-20.bmp(518KB)
--------图9-22.bmp(573KB)
--------图9-23.bmp(465KB)
--------图9-27.bmp(530KB)
--------图9-17.bmp(527KB)
--------图9-19.bmp(501KB)
--------Thumbs.db(26KB)
----ddr_data_path.v(7KB)
----vsim.wlf(1.18MB)
----work()
--------mt46v4m16()
--------_info(1KB)
--------ddr_command()
--------ddr_control_interface()
--------pll1()
--------ddr_sdram_tb()
--------ddr_data_path()
--------ddr_sdram()
--------altclklock()
----ddr_Command.v(13KB)
----ddr_sdram.v(8KB)
----wave()
--------ddr_control_interface.bmp(1.93MB)
--------ddr_command.bmp(2.36MB)
--------ddr_data_path.bmp(2.36MB)
--------ddr_sdram_tb.bmp(2.09MB)
--------ddr_sdram.bmp(2.36MB)
--------Thumbs.db(19KB)
----altclklock.v(4KB)