文件名称：ddr4 fpga xilinx仿真模型
文件大小：366KB
文件格式：ZIP
更新时间：2021-12-17 09:18:21
ddr4 fpga
xilinx fpga ddr4 仿真模型，支持三星，美光，工具支持modsim,questasim,vivado xsim, 顶层已经封装好，可直接连线，版权归华为所有
【文件预览】：
ddr4_rdimm_wrapper
----ddr4_dir_detect.sv(854B)
----ddr4_bi_delay.sv(5KB)
----ddr4_db_delay_model.sv(4KB)
----ddr4_rank.sv(22KB)
----ddr4_rdimm_wrapper.sv(20KB)
----ddr4_rcd_model.sv(7KB)
----ddr4_dimm.sv(26KB)
----ddr4_db_dly_dir.sv(5KB)
ddr4_model
----arch_package.sv(53KB)
----MemoryArray.sv(23KB)
----arch_defines.v(865B)
----ddr4_sdram_model_wrapper.sv(3KB)
----StateTableCore.sv(203KB)
----timing_tasks.sv(22KB)
----StateTable.sv(7KB)
----proj_package.sv(18KB)
----interface.sv(966B)
----ddr4_model.sv(182KB)