文件名称：AD9226 verilog程序
文件大小：247KB
文件格式：7Z
更新时间：2018-05-21 08:41:39
verilog AD转换
基于FPGA的AD9226信息采集模块程序，采用硬件描述语言verilog编写
【文件预览】：
ALINX9226_DB4CE15_restored
----SIGN1.v(5KB)
----SIGN_bb.v(4KB)
----greybox_tmp()
--------cbx_args.txt(1KB)
----ADDA.asm.rpt(8KB)
----cpu2.sdc(3KB)
----ADDA.fit.summary(628B)
----pll_bb.v(12KB)
----ADDA.pof(8MB)
----AD1.v.bak(271B)
----SIGN.inc(894B)
----stp1.stp(1.19MB)
----AD.bsf(2KB)
----db()
----SIGN1.qip(378B)
----SIGN.v(5KB)
----SIGN.bsf(2KB)
----SIGN.qip(458B)
----ADDA.qpf(1KB)
----ADDA.pin(32KB)
----multiprocessors.sopc(30KB)
----ADDA.bdf(13KB)
----incremental_db()
----pll.qip(433B)
----ADDA.flow.rpt(22KB)
----AD.v(270B)
----cpu1.sdc(3KB)
----sopc_add_qip_file.tcl(148B)
----DA.v(293B)
----ADDA.restore.rpt(4KB)
----AD.v.bak(274B)
----pll.ppf(424B)
----ADDA.merge.rpt(55KB)
----ADDA.sta.summary(2KB)
----SIGN1.bsf(2KB)
----ADDA.fit.rpt(648KB)
----ADDA_assignment_defaults.qdf(47KB)
----ADDA.sof(485KB)
----ADDA.jdi(20KB)
----ADDA.qsf(20KB)
----ADDA.map.summary(482B)
----pll.v(16KB)
----ADDA.fit.smsg(513B)
----pll.bsf(3KB)
----ADDA.done(26B)
----SIN.qip(437B)
----SIN.v(6KB)
----ADDA.map.rpt(267KB)
----SIGN1_bb.v(4KB)
----ADDA.sta.rpt(800KB)
----AD1.v(274B)
----ADDA.tcl(1KB)