文件名称：简单CPU的Verilog设计
文件大小：78KB
文件格式：RAR
更新时间：2014-02-01 14:28:23
CPU Verilog *处理机 电子系统设计
本资料中包含了运算器ALU的设计源码、存储器的设计源码、控制器的设计源码、还有CPU的整体设计源码
【文件预览】：
简单CPU设计
----实验4 简单CPU设计与仿真.doc(122KB)
----实验2 存储器设计与仿真.doc(134KB)
----实验1 运算器设计与仿真.doc(111KB)
----实验3 控制器设计与仿真.doc(178KB)