文件名称：EDA VHDL 八位加法器
文件大小：179KB
文件格式：RAR
更新时间：2012-06-05 03:01:51
EDA VHDL 八位加法器
EDA VHDL 八位加法器 EDA VHDL 八位加法器
【文件预览】：
add8
----add8.qpf(898B)
----add8.fit.smsg(629B)
----add8.pin(56KB)
----add8.fit.summary(475B)
----add8.vhd(441B)
----db()
--------add8.sgate.rvd(1KB)
--------add8.fnsim.hdb(11KB)
--------add_sub_ioh.tdf(3KB)
--------add8.cmp0.ddb(39KB)
--------add8.pre_map.cdb(969B)
--------add8.map.cdb(1KB)
--------add8.rpp.qmsg(2KB)
--------add8.sld_design_entry_dsc.sci(134B)
--------add8.syn_hier_info(0B)
--------add8.cmp.logdb(4B)
--------add8.cmp.hdb(6KB)
--------add8.sim.qmsg(3KB)
--------add8.cmp.kpt(204B)
--------add8.psp(0B)
--------add8.cmp.rdb(19KB)
--------add8.db_info(136B)
--------add8.cmp.cdb(4KB)
--------add8.dbp(0B)
--------add8.(0).cnf.hdb(626B)
--------add8.cmp.tdb(4KB)
--------add8.eco.cdb(141B)
--------add8.fnsim.cdb(3KB)
--------add8.asm.qmsg(2KB)
--------add8.rtlv_sg.cdb(923B)
--------add8.cbx.xml(270B)
--------add8.sim.vwf(18KB)
--------add8.rtlv.hdb(5KB)
--------add8.fit.qmsg(33KB)
--------add8.rtlv_sg_swap.cdb(158B)
--------add8.sgdiff.cdb(1KB)
--------add8.(0).cnf.cdb(982B)
--------add8.fnsim.qmsg(13KB)
--------add8.sim.rdb(4KB)
--------add8.tan.qmsg(7KB)
--------add8.sim.hdb(2KB)
--------add8.pre_map.hdb(5KB)
--------add8.eds_overflow(2B)
--------wed.zsf(113B)
--------add8.sgate_sm.rvd(185B)
--------add8.map.logdb(4B)
--------add8.hier_info(668B)
--------add8.map.qmsg(3KB)
--------add8.sld_design_entry.sci(134B)
--------add8.map.hdb(5KB)
--------add8.signalprobe.cdb(854B)
--------add8.sgdiff.hdb(5KB)
--------add8.hif(562B)
----add8.map.rpt(16KB)
----add8.map.summary(355B)
----add8.tan.summary(710B)
----add8.sim.rpt(48KB)
----add8.tan.rpt(12KB)
----add8.pof(512KB)
----add8.flow.rpt(4KB)
----add8.fit.rpt(136KB)
----add8.asm.rpt(7KB)
----add8.qws(1KB)
----add8.qsf(2KB)
----add8.sof(419KB)
----add8.done(26B)
----add8.vwf(18KB)